2015年，國(guó)際半導(dǎo)體技術(shù)發(fā)展路線圖(ITRS)委員會(huì)宣布摩爾定律即將走到盡頭，超越硅基互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)的需求與日俱增。在眾多技術(shù)提案中，光電集成具有高帶寬和低傳輸延遲的特性，三維集成具有提高集成密度和能效的潛在優(yōu)勢(shì)。因此，三維光電集成結(jié)構(gòu)可兼具光電集成和三維集成的亮點(diǎn)。然而，由于材料和加工方式不兼容，難以基于傳統(tǒng)材料以相同特征尺寸在片三維集成電子學(xué)和光子學(xué)器件。

新興的低維半導(dǎo)體材料(如碳納米管和二維材料)是潛在的理想電子和光電材料，能夠滿足在片三維光電集成的需求。另一方面，等離激元在亞波長(zhǎng)尺寸光操控方面具有優(yōu)異性能，可解決電子學(xué)器件和光子學(xué)器件特征尺寸不兼容的難題，故在亞波長(zhǎng)光電集成領(lǐng)域備受矚目。

北京大學(xué)信息科學(xué)技術(shù)學(xué)院、納米器件物理與化學(xué)教育部重點(diǎn)實(shí)驗(yàn)室彭練矛教授課題組提出利用“金屬工程”的策略，通過(guò)基于金(Au)設(shè)計(jì)孔洞狀的底層等離激元結(jié)構(gòu)來(lái)實(shí)現(xiàn)在片光操控。與此同時(shí)，由于金膜具有納米量級(jí)的平整度，滿足構(gòu)建頂層有源器件對(duì)基片平整度的要求，從而避免機(jī)械拋光工藝，簡(jiǎn)化了制備流程。在制備等離激元結(jié)構(gòu)的同時(shí)，采用金制備所有的互聯(lián)線以及靜電柵結(jié)構(gòu)。由于低維半導(dǎo)體材料具有原子層尺寸的厚度，故而器件極性不適于采用離子注入的方式進(jìn)行調(diào)控。因此，通過(guò)調(diào)節(jié)接觸金屬的功函數(shù)來(lái)實(shí)現(xiàn)對(duì)器件極性的調(diào)控，就成為理想選擇，即利用高功函數(shù)(HM)和低功函數(shù)(LM)的不同組合來(lái)實(shí)現(xiàn)P型金屬氧化物半導(dǎo)體(PMOS)(HM-HM)、N型金屬氧化物半導(dǎo)體(NMOS)(LM-LM)和二極管(LM-HM)，從而能夠利用低溫制備的工藝特性和CMOS兼容的方式來(lái)實(shí)現(xiàn)三維集成等離激元器件與電子器件。其功能體現(xiàn)為底層無(wú)源器件實(shí)現(xiàn)光操控和信號(hào)傳遞，上層有源器件實(shí)現(xiàn)信號(hào)接收和處理。下圖分別展示了具有單向光操控功能的接收器、波長(zhǎng)-偏振復(fù)用器及其與CMOS的三維集成回路。以上集成結(jié)構(gòu)為“后摩爾時(shí)代”的超越互補(bǔ)金屬氧化物半導(dǎo)體架構(gòu)提供重要參考。

2018年12月13日，基于上述工作的學(xué)術(shù)論文以“三維集成等離激元學(xué)與納電子學(xué)(Three-dimensional integration of plasmonics and nanoelectronics)”為題，在線發(fā)表于《自然·電子學(xué)》(Nature Electronics)。前沿交叉學(xué)科研究院博士畢業(yè)生劉旸(現(xiàn)在美國(guó)洛杉磯加州大學(xué)從事博士后研究)為論文第一作者和通訊作者，彭練矛與物理學(xué)院張家森教授為共同通訊作者。這是關(guān)于三維集成電子器件與等離激元器件方法的首次公開(kāi)報(bào)道。相關(guān)工作得到國(guó)家重點(diǎn)研發(fā)計(jì)劃“納米研究”重點(diǎn)專項(xiàng)和國(guó)家自然科學(xué)基金的資助。

（本文來(lái)源：北京大學(xué)，轉(zhuǎn)載請(qǐng)注明出處）